기술고문
- 성명 하판봉
- 소속 창원대학교 메카트로닉스대학 전기전자제어공학부 전자공학전공
- 연구분야
- FPGA을 이용한 디지털시스템
- 임베디드시스템
- SoC
프로필
학력 및 경력
| 1985.03 | 서울대학교 대학원 전자공학과 공학석사 |
|---|---|
| 1993.02 | 서울대학교 대학원 전자공학과 공학박사 |
| 1983.03 - 1985.02 | 전자통신연구원 교환연구부 연구원 |
| 1987.03 - | 창원대학교 교수 |
| 1995.01 - 2010.02 | IEEE Changwon Section Chair |
| 1998.02 - 1999.08 | Lancaster University 방문교수 |
| 2003.09 - 2004.08 | 창원대학교 교수회 사무처장 |
| 2003.05 - 2005.06 | 창원대학교 창업보육센터 소장, 창업보육협회 이사 |
| 2003.10 - | 창원대학교 SoC센터 소장 |
| 2004.06 - 2009.12 | 창원대학교 지능형홈사업단 단장 |
| 2004.10 - 2005.12 | 지능형홈 지역특화산업 기술로드맵 실무위원회 위원장 |
| 2008.03 - 2009.05 | NURI사업단 실장 |
| 2009.09 - 2013.02 | BK사업단 실장 |
| 2013.03 - | 창원대학교 정보전산원장, 교육전산망 운영위원 |
수상
| 2007.03 | 창원대학교 표창장 |
|---|---|
| 2008.11 | 메카트로닉스연구원 원장 공로감사패 |
| 2009.11 | 특허청 금상 (스타트업 회로 및 그것을 구비한 밴드갭 기준전압 발생기) |
| 2010.01 | ICICTES 2010 국제학회 우수논문발표상 |
| 2010.03 | 제3차 동부하이텍 설계공모전 우수상 |
| 2013.06 | 대한전자공학회 학회 우수논문상 |
| 2014.06 | 대한전자공학회 학회 우수논문상 |
대표논문
- 1Charge pump design for TFT-LCD driver IC using stack-MIM capacitor, IEICE Trans. Electron., vol. E91-C, no. 5, pp. 928-935, June 2008
- 2Low-power 512-bit EEPROM designed for UHF RFID tag chip, ETRI Journal, vol. 30, no. 3, pp. 347-354, June 2008
- 3Design of asynchronous multi-bit OTP memory, IEICE Trans. Electron., vol. E92-C, no. 1, pp. 173-177, January 2009
- 4Design of small-area multi-bit antifuse-type 1k-bit OTP memory, J. Cent. South Univ. Technolo., vol. 16, no. 3, pp. 467-473, June 2009
- 5Power management unit chip design for automobile active-matrix light-emitting diode display module, J. Cent. South Univ. Technolo., vol. 16, n o. 4, pp. 621-628, August 2009
- 6Design and measurement of a 1-kbit eFuse one-time programmable memory IP based on a BCD process, IEICE Trans. Electron., vol. E93-C, no. 8, pp. 1365-1370, August 2010
- 7Design of logic process based low-power 512-bit EEPROM for UHF RFID tag, chip, J. Cent. South Univ. Technolo., vol. 17, no. 5, pp. 1011-1020, October 2010
- 8Design of an EEPROM for a MCU with the wide voltage range, Journal of Semiconductor, vol. 10, no. 4, pp. 316-325,
December 2010 - 9Design of 1 kbit antifuse one time programmable memory IP using dual program voltage, J. Cent. South Univ.Technolo., vol. 18, no. 1, pp. 125-132, February 2010
- 10Design of 1-kb eFuse OTP memory IP with reliability considered, Journal of Semiconductor, vol. 16, no. 3, pp. 88-94, June 2011
- 11Design of 512-bit logic process-baced single poly EEPROM IP, J. Cent. South Univ. Technolo., vol. 18, no. 6, pp. 2036-2044, December 2011
- 12Design of an 8-bit differential paired OTP mewmory IP reducing sensing resistance, J. Cent. South Univ.Technolo., vol. 19, no. 1, pp. 168-173, January 2011
- 13Design of small-area and high-efficiency DC-DC converter for 1T-SRAM, J. Cent. South Univ. Technolo., vol. 19, no. 2, pp. 417-423, February 2012
- 14Design of 256 bit single-poly MTP memory based on BCD process,J. Cent. South Univ. Technolo., vol. 19, no. 12, pp. 3460-3467, December 2012
- 15Design of 32 kbit one-time programmable memory for microcontroller units, J. Cent. South Univ. Technolo., vol. 19, no. 12, pp. 3475-3483, December 2012
- 16Design of 32-bit differential paired eFuse OTP memory in a form of two-dimmensional array, J. Cent. South Univ. Technolo., vol. 19, no. 12, pp. 3484-3491, December 2012